컨텐츠 바로가기 영역
주메뉴로 바로가기
본문으로 바로가기
모두를 위한 더 나은 IT 세상, 스마트 IT 융합 시스템 연구단이 만들어 갑니다. with creative SMART IT convergences system technologies, we can make a better
where everyone's dreams come true.
연구단소개 연구팀

연구팀

1-3-3 Project Director

이미지
배현민

연구과제 : 유전체 도파관을 이용한 칩대칩 저전력 고속 유선 인터페이스

  • 연구목표

    • 유전체 도파관을 이용한 저전력 고속 칩투칩 유선 인터페이스 플랫폼 개발
    • 기존 금속 도선의 skin loss 및 optical interconnect에서 발생하는 비용 효율 문제 해결
    • 목표하는 대역폭, 채널 손실, 제작 비용을 만족하는 유전체 도파관 채널과 저전력 60GHz 송수신기를 개발

  • 연구내용

    • 유전체 도파관을 이용한 저전력 고속 칩투칩 단거리(~m) 유선 인터페이스 개발
    • 적합한 도파관 구조, 규격 및 유전체 물질 연구
    • 도파관으로 신호를 전달 효율을 최대화할 수 있는 Microstrip circuits 설계
    • mm-Wave 고주파 신호 전송을 위한 Package 설계
    • 저전력 CMOS 60GHz 송수신기 설계

  • 기대효과

    • 100GE 칩투칩 인터페이스 및 차세대 400GE 시장에서 비용 효율적이고 전력 소모가 적은 유일한 솔루션
    • 데이터센터, 메모리링크, Thunderbolt/USB 등 고속 시리얼링크의 타깃 어플리케이션

목록으로